
Flujo de la arquitectura
FABulous
Define el fabric
Python
Genera el RTL
Flujo del circuito de prueba
Diseño RTL
Circuito verilog
Yosys
Sintesis
nextpnr
Coloca y rutea el fabric
RTL del fabric
Python
Traduce el ruteo a bits
flujo de bits
iverilog
Simula fabric y flujo de bits
Quartus
Sintesis, simulacion e implementación